אין די לעצטע יאָרן, מיט דער גיך אַנטוויקלונג פון קאָמפּיוטערס, דיגיטאַל נעטוואָרקס און טעלעוויזיע טעקנאַלאַדזשיז, די פאָדערונג פון מענטשן פֿאַר הויך קוואַליטעט טעלעוויזיע בילדער איז ינקריסינג, און די ראַדיאָ און טעלעוויזיע ינדאַסטרי אין מיין מדינה איז געווען גיך אַנטוויקלונג און גיך אַנטוויקלונג. די דיגיטאַל טעלעוויזיע סאַטעליט בראָדקאַסטינג, וואָס איז לאָנטשט מיט פיר יאָר צוריק, האט איצט געשאפן אַ היפּש וואָג. דיגיטאַל ווידעא רעקאָרדינג, דיגיטאַל ספּעציעלע יפעקץ, ניט-לינעאַר עדיטינג סיסטעמען, ווירטואַל סטודיאָס, דיגיטאַל בראָדקאַסט וועהיקלעס, נעץ שווער דיסק ערייז און ראָובאַטיק דיגיטאַל פּלייבאַק סיסטעמען האָבן סאַקסעסיוולי אריין אין קקטוו און קליינשטעטלדיק און שטאָטיש טעלעוויזיע סטיישאַנז. דער סטאַנדאַרט הויך-דעפֿיניציע דיגיטאַל טעלעוויזיע SDTV/HDTV איז ליסטעד ווי אַ הויפּט נאציאנאלע וויסנשאפטלעכע פאָרשונג פּרויעקט ינדאַסטרי, און די פּילאָט בראָדקאַסט איז דורכגעקאָכט אויף די סענטראַל ראַדיאָ און טעלעוויזיע טאַוער. דערווייַל, מיין לאַנד 'ס דיגיטאַל טעלעוויזיע פּראָגראַם פּראָדוקציע און דיגיטאַל טעלעוויזיע ערדישע בראָדקאַסטינג האָבן שוין ינטענסיוולי פּראָמאָטעד, און די "עלפטה פינף-יאָר פּלאַן" וועט זיין די צוגרייטונג צייט פֿאַר די קוילעלדיק יבעררוק פון מיין לאַנד' ס דיגיטאַל טעלעוויזיע און אַ וויכטיק בינע פון די יבערגאַנג בראָדקאַסטינג און טעלעוויזיע סיסטעם פֿון אַנאַלאָג צו דיגיטאַל.
דער פּלאַן איז דיזיינד צו האַנדלען מיט דעם גאַנג און צו טרעפן די ריזיק מאַרק פאָדערונג פֿאַר מאַלטי-קאַנאַל אַסי/סדי דיגיטאַל ווידעא סיגנאַל אָפּטיש טראַנסמיסיע ויסריכט. דאָס איז אַן אָפּטיש טראַנסמיסיע ויסריכט וואָס ניצט צייט אָפּטייל מולטיפּלעקסינג טעכנאָלאָגיע צו סיימאַלטייניאַסלי יבערשיקן צוויי אַסי/סדי דיגיטאַל ווידעא סיגנאַלז אין אַ אָפּטיש פיברע. דער פּלאַן קענען לייגן אַ האַרט יסוד פֿאַר דער אַנטוויקלונג פון מער הויך-גיכקייַט ייסינגקראַנאַס אָפּטיש טראַנסמיסיע ויסריכט פֿאַר דיגיטאַל סיגנאַל.
1. סיסטעם ימפּלאַמענטיישאַן פּלאַן
די סיריאַל סיגנאַל פון ASI/SDI איז ריפאָרמד דורך די יקוואַליזיישאַן קרייַז און קאָנווערטעד אין אַ סכום פון דיפערענטשאַל סיגנאַלז; דער זייגער איז יקסטראַקטיד דורך די זייגער אָפּזוך קרייַז פֿאַר נוצן אין דער ווייַטער דיקאָודינג און סינגקראַנאַזיישאַן פון דעם סיגנאַל; נאָך דורכגיין די דיקאָודינג קרייַז, סיריאַל הויך-גיכקייַט סיגנאַל איז פארוואנדלען אין אַ פּאַראַלעל נידעריק-גיכקייַט סיגנאַל צו גרייטן זיך פֿאַר דער ווייַטער ילעקטריקאַל מולטיפּלעקסינג פּראָצעס; לעסאָף, די ייסינגקראַנאַס סיגנאַל איז סינגקראַנייזד מיט די היגע ילעקטריקאַל מולטיפּלעקסינג זייגער דורך די אַדזשאַסטמאַנט פון די פיפאָ קרייַז, דערמיט ריאַלייזינג די היגע ילעקטריקאַל מולטיפּלעקסינג; עס איז טראַנסמיטטעד צו די ריסיווינג סוף דורך די עלעקטריקאַל/אָפּטיש קאַנווערזשאַן פון די אָפּטיש מאָדולע. נאָך ריסיווינג די סיגנאַל, די ריסיווינג סוף פּאַסיז דורך אַ סעריע פון פאַרקערט קאַנווערזשאַן סערקאַץ צו ומקערן דער אָריגינעל סיריאַל סיגנאַל ASI/SDI צו פאַרענדיקן די גאנצע טראַנסמיסיע פּראָצעס.
אין דעם פּלאַן, די עלעקטריקאַל מולטיפּלעקסינג טעכנאָלאָגיע פון ASI/SDI סיגנאַלז איז דער שליסל צו די גאנצע טעכניש לינק. ווייַל די ASI/SDI סיגנאַל קורס פֿאַר מאַכט מולטיפּלעקסינג אין די פּרויעקט איז זייער הויך, די סטאַנדאַרט קורס ריטשאַז 270Mbit/s, און עס איז נישט אַ כאָומאַלאַדזשאַס סיגנאַל מולטיפּלעקסינג, עס איז שווער און אַנעקאָנאָמיקאַל צו מולטיפּלעקס דעם סיגנאַל. ווערן צוריקגעשטעלט ערשט. דער זייגער פון יעדער סיגנאַל קאַנווערץ די הויך-גיכקייַט סיריאַל סיגנאַל אין אַ פּאַראַלעל סיגנאַל מיט נידעריק גיכקייַט און אַדזשאַסץ די זייגער גאַנג פון יעדער סיגנאַל דורך די FIFO שפּאָן קרייַז צו סינגקראַנאַזיישאַן מיט די היגע זייגער, און דאַן מולטיפּלעקסעס די צוויי ילעקטריקאַל סיגנאַלז. די פּראָוגראַמאַבאַל שפּאָן, און דערנאָך פאַרשטיין די צייט אָפּטייל מולטיפּלעקס טראַנסמיסיע. בלויז נאָך דעם סעריע פון סיגנאַל פּראַסעסינג פּראָוסידזשערז קענען זיין ריאַלייזד גלאַט דעמולטיפּלעקסינג פּראָצעס אין די ריסיווינג סוף, וואָס איז אויך די הויפּט טעכניש פונט פון די פּלאַן.
אין אַדישאַן, די לאַקינג פון עלעקטריקאַל מולטיפּלעקסינג איז אויך אַ פּראָבלעם. די מער סיגנאַל טשאַנאַלז, די העכער די גיכקייַט, די מער שווער עס איז צו שלאָס, און די העכער די טעכניש רעקווירעמענץ פֿאַר די אויסלייג פון די פּקב ברעט. דעם פּראָבלעם קענען זיין סאַלווד זייער געזונט דורך פאַרשידן טריטמאַנץ אַזאַ ווי גלייַך פּלייסמאַנט פון פאַרשידן קאַמפּאָונאַנץ און וויסנשאפטלעכע פֿילטרירונג פון קלאַטער.
2. ייַזנוואַרג קרייַז
אין דעם פּלאַן, די הויפּט נוצן איז די לעצטע שטאַרק און סטאַביל דיגיטאַל ווידעא טשיפּסעט פֿון National Semiconductor. די דיקאָודינג און סיריאַל/פּאַראַלעל קאַנווערזשאַן שפּאָן איז CLC011; די קאָדירונג און פּאַראַלעל/סיריאַל קאַנווערזשאַן שפּאָן איז CLC020; די זייגער אָפּזוך שפּאָן איז LMH0046; די אַדאַפּטיוו קאַבלע יקוואַליזיישאַן שפּאָן איז CLC014; די CPLD שפּאָן איז LC4256V פֿון LATTICE; די פיפאָ שפּאָן איז IDT72V2105 פֿון IDT.
די יקוואַליזיישאַן טייל פון די קרייַז פּראַסעסינג פּראָצעס איז געוויזן אין פיגורע 2. פֿון פיגורע 2 איר קענען זען אַז די סינגלע ASI/SDI ינערלעך סיריאַל סיגנאַל פון איין-ענדס איז ריפאָרמד נאָך דורכגיין די יקוואַליזיישאַן קרייַז און איז קאָנווערטעד אין אַ סכום פון דיפערענטשאַל סיגנאַלז. גרייט פֿאַר די סאַבסאַקוואַנט זייגער אָפּזוך פּראָצעס. נאָך דורכגיין די יקוואַליזיישאַן קרייַז, די סיגנאַל קוואַליטעט איז שטארק ימפּרוווד און די כוואַליע פאָרמס פון אַרייַנשרייַב און רעזולטאַט סיגנאַל זענען קאַמפּערד ווי געוויזן אין פיגורע 3.
פיגורע 2 באַלאַנסינג טייל פון די קרייַז פּראַסעסינג פּראָצעס
פיגורע 3 וואַוועפאָרם פאַרגלייַך פון יקוואַליזיישאַן קרייַז
דער זייגער אָפּזוך טייל פון די קרייַז פּראַסעסינג פּראָצעס איז געוויזן אין פיגורע 4. פֿון פיגורע 4 איר קענען זען אַז די אַרבעט מאָדע פון די שפּאָן איז ריכטיק שטעלן, אַ 27 ם זייגער איז לאָוקאַלי צוגעשטעלט פֿאַר די זייגער אָפּזוך שפּאָן. די ספּידז דיפערענטשאַל סיגנאַל איז ינפּוט צו די שפּאָן און די סיריאַל סיגנאַל איז ריקאַווערד נאָך פּראַסעסינג פון די שפּאָן. אין דער זעלביקער צייט, דער שפּאָן קען אויך שטיצן זייגער אָפּזוך פֿאַר הויך-דעפֿיניציע סיגנאַלז.
פיגורע 4 זייגער אָפּזוך טייל פון די קרייַז פּראַסעסינג פּראָצעס
דער פּראָצעס פון דיקאָודינג טייל פון די קרייַז איז געוויזן אין פיגורע 5. פֿון פיגורע 5 איר קענען זען אַז סיריאַל זייגער און סיריאַל דאַטן ריקאַווערד דורך די זייגער אָפּזוך שפּאָן אַרייַנשרייַב אין די דיקאָודינג שפּאָן, נאָך סיריאַל/פּאַראַלעל קאַנווערזשאַן, 10-ביסל פּאַראַלעל דאַטן און 27 ם פּאַראַלעל זייגער זענען רעזולטאַט צו צוגרייטן די זייגער פֿאַר די פאלגענדע פיפאָ קרייַז סטרויערן די נוצן. די טיימינג דיאַגראַמע פון די סיגנאַלז אין יעדער ארבעטן מאָדע איז געוויזן אין פיגורע 6.
פיגורע 5 דיקאָודינג טייל פון די קרייַז פּראַסעסינג פּראָצעס
פיגורע 6 סיגנאַל טיימינג דיאַגראַמע פון יעדער מאָדע
די פיפאָ טייל פון די קרייַז פּראַסעסינג פּראָצעס איז געוויזן אין פיגורע 7. צווישן זיי, די לייענען זייגער ניצט די 27M פּאַראַלעל זייגער ריקאַווערד דורך די סיסטעם קרייַז, און די שרייבן זייגער ניצט די היגע 27M זייגער. די 10-ביסל פּאַראַלעל סיגנאַל וואָס גייט דורך די פיפאָ איז סינגקראַנייזד מיט די היגע זייגער דורך אַדזשאַסטמאַנט צו גרייטן זיך פֿאַר די סאַבסאַקוואַנט אַרייַנשרייַב צו די CPLD פֿאַר עלעקטריקאַל מולטיפּלעקסינג. די עלעקטריקאַל מולטיפּלעקסינג פּראָצעדור פון CPLD איז ווי גייט, צווישן וועלכע 2BP-S איז די מולטיפּלעקסינג פּראָצעדור, און 2BS-P איז די דעמולטיפּלעקסינג פּראָצעדור.
פיגורע 7 פיפאָ טייל פון די קרייַז פּראַסעסינג פּראָצעס
אַרטשיטעקטורע סכעמאַטיש פון 2 בפּ-ז איז
סיגנאַל gnd: std_logic: = '0';
סיגנאַל ווקק: סטד_לאָגיק: = '1';
סיגנאַל נ_25: סטד_לאָגיק;
סיגנאַל נ_12: סטד_לאָגיק;
סיגנאַל נ_13: סטד_לאָגיק;
סיגנאַל נ_15: סטד_לאָגיק;
סיגנאַל נ_16: סטד_לאָגיק;
סיגנאַל נ_17: סטד_לאָגיק;
סיגנאַל נ_21: סטד_לאָגיק;
סיגנאַל נ_22: סטד_לאָגיק;
סיגנאַל נ_23: סטד_לאָגיק;
סיגנאַל נ_24: סטד_לאָגיק;
אָנהייבן
י 30: ג_ד פּאָרט מאַפּע (קלק => נ_25, ד => נ_13, ק => נ_22);
י 29: ג_ד פּאָרט מאַפּע (קלק => נ_25, ד => נ_16, ק => נ_23);
י 34: ג_אָוטפּוט פּאָרט מאַפּע (איך => נ_22, אָ => ק 0);
י 33: ג_אָוטפּוט פּאָרט מאַפּע (איך => נ_23, אָ => ק 1);
י 2: ג_ינפּוט פּאָרט מאַפּע (איך => קלק, אָ => נ_25);
י 7: ג_ינפּוט פּאָרט מאַפּע (איך => א, אָ => נ_12);
י 8: ג_ינפּוט פּאָרט מאַפּע (איך => לד, אָ => נ_21);
י 6: ג_ינפּוט פּאָרט מאַפּע (איך => ב, אָ => נ_15);
י 12: G_2OR פּאָרט מאַפּע (A => N_17, B => N_24, Y => N_16);
י 16: G_2AND1 פּאָרט מאַפּע (אַן => נ_21, ב => נ_22, י => נ_24);
I21: G_2AND פּאָרט מאַפּע (A => N_21, B => N_12, Y => N_13);
I20: G_2AND פּאָרט מאַפּע (A => N_21, B => N_15, Y => N_17);
סוף סכעמאַטיש;
אַרטשיטעקטורע סכעמאַטיש פון 2 בס-פּ איז
סיגנאַל gnd: std_logic: = '0';
סיגנאַל ווקק: סטד_לאָגיק: = '1';
סיגנאַל נ_5: סטד_לאָגיק;
סיגנאַל נ_1: סטד_לאָגיק;
סיגנאַל נ_3: סטד_לאָגיק;
סיגנאַל נ_4: סטד_לאָגיק;
אָנהייבן
י 8: ג_אָוטפּוט פּאָרט מאַפּע (איך => נ_4, אָ => ק 0);
י 1: ג_אָוטפּוט פּאָרט מאַפּע (איך => נ_5, אָ => ק 1);
י 2: ג_ינפּוט פּאָרט מאַפּע (איך => קלק, אָ => נ_3);
י 3: ג_ינפּוט פּאָרט מאַפּע (איך => זינד, אָ => נ_1);
י 7: ג_ד פּאָרט מאַפּע (קלק => נ_3, ד => נ_4, ק => נ_5);
י 4: ג_ד פּאָרט מאַפּע (קלק => נ_3, ד => נ_1, ק => נ_4);
סוף סכעמאַטיש;
די קאָדירונג טייל פון די קרייַז פּראַסעסינג פּראָצעס איז געוויזן אין פיגורע 8. נאָך ריסיווינג די דאַטן, די ריסיווינג אָפּטיש מאָדולע ריקאַווערז די פּאַראַלעל דאַטן און סינטשראָנאָוס זייגער דורך די דעמולטיפּלעקסינג פּראָגראַם פון די CPLD, און דערנאָך ריקאַווערד דער אָריגינעל הויך-גיכקייַט סיריאַל סיגנאַל דורך די קאָדירונג שפּאָן קרייַז, וואָס איז לעסאָף רעזולטאַט דורך די טראַנסמיסיע מיטל נאָך געטריבן דורך די קאַבלע שאָפער שפּאָן. פאַרענדיקן די גאנצע אַריבערפירן פּראָצעס. צווישן זיי, די סיגנאַל סיקוואַנס פון די קאָדירונג קרייַז טייל איז געוויזן אין פיגורע 9.
פיגורע 8 קאָוד טייל פון די קרייַז פּראַסעסינג פּראָצעס
פיגורע 9 סיגנאַל טיימינג דיאַגראַמע פון סיסטעם קרייַז
3. קאַנקלודינג רימאַרקס
דער פּלאַן פון די אַסינטשראָנאָוס אַסי/סדי סיגנאַל עלעקטריקאַל מולטיפּלעקסינג אָפּטיש טראַנסמיסיע ויסריכט מיט די CPLD באזירט ניצט די לעצטע ASI/SDI סיגנאַל עלעקטריקאַל מולטיפּלעקסינג/דעמולטיפּלעקסינג טעכנאָלאָגיע, וואָס קענען פאַרשטיין די צייט אָפּטייל מולטיפּלעקסינג טראַנסמיסיע פון צוויי סיגנאַלז, ריפּלייסינג די פריערדיקע כוואַליע אָפּטייל מולטיפּלעקסינג די טעכנאָלאָגיע אַסינטשראָנאָוס סיגנאַל טראַנסמיסיע מאָדע באזירט אויף מאַלטי-קאַנאַל שטארק סאַוועס פּראָדוקציע קאָס און ימפּרוווז די מאַרק קאַמפּעטיטיווניס פון פּראָדוקטן.
אונדזער אנדערע פּראָדוקט:
